武漢光谷薄膜前面說了集成電路微控制器測試隨機(jī)存取掃描?今天我們了解下集成電路微控制器測試減少干擾掃描路徑方法掃描方法及其相關(guān)技術(shù)在全局結(jié)構(gòu)化測試中具有的優(yōu)勢?

首先采用這種方法會(huì)增加產(chǎn)品的成本?同時(shí)也會(huì)因?yàn)檩^長的測試時(shí)序而增加測試時(shí)間?從而影響產(chǎn)品的批量生產(chǎn)?

此外?基于掃描設(shè)計(jì)的方法還需要額外的邏輯來實(shí)現(xiàn)自動(dòng)將掃描鏈集成到設(shè)計(jì)中?這也需要昂貴的CAE工具費(fèi)用?

因此?盡管許多掃描設(shè)計(jì)方法如針對性可測性設(shè)計(jì)原則被廣泛討論和熟知?但并未得到廣泛應(yīng)用?

基于這些原因?可以得出一個(gè)結(jié)論￤全結(jié)構(gòu)化方法雖然可行?但并非必要。這導(dǎo)致了減少干擾掃描路徑方法的出現(xiàn)?使用這種方法?電路中的關(guān)鍵控制和觀察點(diǎn)可以被唯一地確認(rèn)?并通過使用一個(gè)可測性單元(“測試單元”)進(jìn)行控制和觀察?

然后?這些測試單元串行連接起來?類似于掃描鏈?從而允許在測試狀態(tài)下電路中關(guān)鍵單元節(jié)點(diǎn)之間的信息傳遞?與全掃描技術(shù)相比?使用這種方法只需增加很少的I/O端和芯片費(fèi)用?

減少干擾掃描路徑方法無需引入門延時(shí)即可達(dá)到其他可測性設(shè)計(jì)方法所能達(dá)到的效率?這一點(diǎn)在實(shí)際電路中已經(jīng)得到了驗(yàn)證?

武漢光谷薄膜關(guān)于集成電路掃描設(shè)計(jì)技術(shù)就先到此為止了?后續(xù)我們會(huì)更新關(guān)于集成電路內(nèi)建自測試技術(shù)文章?歡迎大家交流指導(dǎo)?