前面武漢光谷薄膜提到了關(guān)于集成電路掃描設(shè)計(jì)技術(shù)?現(xiàn)在我們繼續(xù)說(shuō)集成電路內(nèi)建自測(cè)試技術(shù)?

集成電路的內(nèi)建自測(cè)試技術(shù)(Build-In Self Test)是一種在同一芯片內(nèi)整合測(cè)試激勵(lì)產(chǎn)生和測(cè)試結(jié)果檢測(cè)的方法?利用這種技術(shù)?只需在芯片上添加一個(gè)用于輸出測(cè)試結(jié)果的線路?即可判斷芯片是否存在故障?此外?還可以在芯片中加入故障校正電路?以自動(dòng)糾正電路中的某些問(wèn)題?

內(nèi)建自測(cè)試技術(shù)分為兩個(gè)階段￤首先?將測(cè)試信號(hào)發(fā)生器產(chǎn)生的測(cè)試序列添加到待測(cè)電路；然后?由測(cè)試結(jié)果分析器檢查待測(cè)電路的輸出?以判斷是否出現(xiàn)故障?

內(nèi)建自測(cè)試技術(shù)可以顯著提高測(cè)試效率?使用也非常方便。然而?這種技術(shù)的明顯缺點(diǎn)是會(huì)增加芯片的面積。因此?這種技術(shù)通常僅應(yīng)用于具有大量重復(fù)結(jié)構(gòu)的電路?如存儲(chǔ)器電路?采用內(nèi)建自測(cè)試技術(shù)的集成電路ROM所使用的算法是窮舉測(cè)試圖形生成和特征分析技術(shù)的結(jié)合?這使得故障覆蓋率可達(dá)99%以上?

后面會(huì)給大家說(shuō)下集成電路自測(cè)特征分析相關(guān)的內(nèi)容?敬請(qǐng)關(guān)注！