偽隨機測試生成方法是一種測試方法?它可以生成符合隨機特征數(shù)據(jù)的測試圖形?這種方法通常由微處理器的測試軟件算法或專用的片上測試電路來生成?比較容易?探針臺等設備若有足夠長的測試圖形?就能夠產生比較高的故障覆蓋率?

故障覆蓋率F與測試圖形長度L之間的關系可以表示為下面公式?式中A對于每一個給定的電路來說是一個常數(shù)?

偽隨機測試要滿足要求故障覆蓋率;測試圖形長度該取多少;生成可靠且易于實現(xiàn)的偽隨機序列等?

生成偽隨機序列通常采用兩種方法:

(1)同余法;

(2)用無輸人的線性反饋寄存器構成偽隨機序列生成電路?

傳統(tǒng)結構的偽隨機生成方法存在以下兩個缺點：

(1)隨機測試圖形大量不斷變化的位碼使得測試功耗大大增加；

(2)偽隨機測試中常用的是固定型故障模型?此模型難以描述CMOS深亞微米中的缺陷?這促使偽隨機測試技術不斷發(fā)展?為此在探針臺等設備內建自測試技術中出現(xiàn)了一種全新的測試生成電路?即輸入單個位變化的偽隨機測試生成電路?該電路可以同時生成檢測固定型故障以及CMOS其他類型故障的測試圖形?