隨著集成電路規(guī)模的快速增大?集成電路測(cè)試的困難和復(fù)雜度也不斷增加?因此在集成電路設(shè)計(jì)階段就要考慮測(cè)試問(wèn)題?把電路設(shè)計(jì)得容易測(cè)試些?包括縮短測(cè)試時(shí)間?簡(jiǎn)化測(cè)試探針臺(tái)等設(shè)備?使本來(lái)不可測(cè)的部分能夠進(jìn)行檢測(cè)等?從而大大降低測(cè)試成本?這就是集成電路的可測(cè)性設(shè)計(jì)?

集成電路可測(cè)性設(shè)計(jì)方法通常有兩類(lèi):

- 針對(duì)性可測(cè)性設(shè)計(jì)方法只針對(duì)具體電路采用的一些電路結(jié)構(gòu)上的設(shè)計(jì)改進(jìn)方法?這種方法的優(yōu)點(diǎn)是能夠以較低的附加成本獲得較高的可測(cè)性?但也有一些缺點(diǎn)?比如說(shuō)缺少規(guī)律性?難以實(shí)現(xiàn)自動(dòng)設(shè)計(jì)?并且對(duì)設(shè)計(jì)者的經(jīng)驗(yàn)有較高要求?

- 通用性可測(cè)性設(shè)計(jì)方法指普遍適用的?從根本上改變電路的結(jié)構(gòu)即采用許多標(biāo)準(zhǔn)結(jié)構(gòu)和設(shè)計(jì)規(guī)則來(lái)提高電路的可測(cè)性的方法?主要包括掃描設(shè)計(jì)技術(shù)?電路內(nèi)建自測(cè)試等?